최근 인공지능, 빅데이터, 생명과학 등 연구에 사용되는 메모리 대역폭이 차지하는 비중이 높아, 메모리 내부에 연산장치를 배치하는 프로세싱-인-메모리(Processing-in-Memory, 이하 PIM) 반도체에 대한 연구개발이 활발히 진행되고 있다. 국제 공동 연구진이 기존의 PIM 반도체가 내부장치를 활용하면서도 통신을 할때 반드시 PIM 반도체 외부로 연결되는 CPU를 통해야한다는 문제점으로 발생한 병목현상을 해결했다.

KAIST(총장 이광형)는 전기및전자공학부 김동준 교수 연구팀이 미국 노스이스턴 대학(Northeastern Univ.), 보스턴 대학(Boston Univ.)와 스페인 무르시아 대학(Universidad de Murcia)의 저명 연구진과‘PIM 반도체 간 집합 통신에 특화된 인터커넥션 네트워크 아키텍처’를 통한 공동연구로 PIM 반도체의 통신 성능을 비약적으로 향상하는 기법을 개발했다고 19일 밝혔다.

김동준 교수 연구팀은 기존 PIM 반도체가 갖는 메모리 내부 연산 장치 간 통신 구조의 한계를 밝히고, 기존에 메모리 내부에 존재하는 데이터 이동을 위한 버스 구조를 최대한 활용하면서 각 연산장치를 직접적으로 상호 연결하는 인터커넥션 네트워크 구조를 적용함으로써 PIM 반도체의 통신 성능을 극대화하는 기법을 제안했다.

이를 통해 PIM 반도체를 위한 연산 과정에서 통신 처리를 위한 CPU의 개입을 최소화해 PIM 반도체 시스템의 전체적인 성능과 활용성을 높인 PIM 반도체에 특화된 인터커넥션 네트워크 구조를 개발했다.

메모리 공정은 복잡한 로직의 추가가 어렵다는 문제점이 있는데 김동준 교수팀이 개발한 네트워크 구조는 PIM에서 비용 효율적인 인터커넥트를 구현했다.

이 구조는 병렬 컴퓨팅과 기계학습 분야에서 널리 활용되는 집합 통신(Collective communication) 패턴에 특화돼 있으며, 각 연산장치의 통신량과 데이터 이동 경로를 미리 파악할 수 있다는 집합 통신의 결정성(determinism) 특징을 활용해 기존 네트워크에서 비용을 발생시키는 주요 구성 요소들을 최소화시켰다.

기존 PIM 반도체들이 통신하기 위해서는 CPU를 거쳐야만 하기 때문에 상당한 성능 손실이 있었다. 하지만, 연구팀은 PIM 특화 인터커넥션 네트워크를 적용하면 기존 시스템 대비 어플리케이션 성능을 최대 11배 향상했다고 밝혔다. 그 이유는 PIM 반도체의 내부 메모리 대역폭 활용률을 극대화하고 PIM 메모리 시스템의 규모가 커짐에 따라 통신 성능의 확장성이 함께 증가했기 때문이다.

최근 미국 전기전자공학회(IEEE) 컴퓨터 아키텍쳐 분야에서는 한국 최초로 2025 IEEE 펠로우(석학회원)로 선임되었고 이 연구를 주도한 김동준 교수는 “데이터 이동(data movement)을 줄이는 것은 PIM을 포함한 모든 시스템 반도체에서 핵심적인 요소이며, PIM은 컴퓨팅 시스템의 성능과 효율성을 향상할 수 있지만 PIM 연산장치 간 데이터 이동으로 인해 성능 확장성이 제약될 수 있어 응용 분야가 제한적이고, PIM 인터커넥트가 이에 대한 해법이 될 수 있다”고 연구의 의의를 설명했다.

KAIST 전기및전자공학부 손효준 박사과정이 제1 저자로 참여한 이번 연구는 미국 네바다주 라스베이거스에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 ‘2025 IEEE International Symposium on High Performance Computer Architecture, HPCA 2025’에서 올 3월에 발표될 예정이다. (논문명: PIMnet: A Domain-Specific Network for Efficient Collective Communication in Scalable PIM)

한편 이번 연구는 한국연구재단, 삼성전자, 정보통신기획평가원 차세대지능형반도체기술개발사업의 지원을 받아 수행됐다.